加拿大蛋蛋app-英特尔发布Stratix 10 GX 10M FPGA:采用全新EMIB连接设计

2020-01-11 14:32:22   【浏览】1994

加拿大蛋蛋app-英特尔发布Stratix 10 GX 10M FPGA:采用全新EMIB连接设计

加拿大蛋蛋app,现场可编程门阵列(fpga)的一大优势,就是能够制造功能强大的芯片。可重复单元设计的性质,能够吸收工艺技术方面的问题。而当达到硅片的极限时,继续增大尺寸的唯一方法,就是将其连接到一起。今日,英特尔宣布了自家的最新款“大型”fpga 。其最吸引人的地方,莫过于采用了具有里程碑意义的连接技术。

封装技术是推动硬件行业发展的重要因素之一(题图 via anandtech)

此前,外媒已经详细介绍过台积电(tsmc)在 gpu 中使用过的 2.5d 晶圆片上封装(cowos)工艺、英特尔的嵌入式多芯片互联桥(emib)工艺、以及 foveros 之类的堆叠技术。

随着行业向更小尺寸的芯片迁移,制造商们需要找到更加出色的实践方案。以英特尔 emib 技术为例,通过将多种基于不同制程节点的芯片连接到一起,其能够实现高功率芯片(如 gpu)和低功率芯片(如 hbm)的衔接。

不过 emib 也不是没有缺点,比如其热稳定性不足以承受两个高功率芯片之间的连接,只能搭配一个高功率芯片 + 一个低功率芯片。

此外,在基板中将两个管芯连接在一起时(尤其是通孔或 bga 设计的高功率管芯),还必须考虑到机械应力(尤其在使用不同的金属时)。

热胀冷缩很容易导致重要节点的故障,这对注重长期使用的嵌入式设计来说很是致命。在处理有机基板时,分离的厚度,也严重增加了连接大功率芯片时的可行性。

芯片与收发器之间有另外四路 emib 连接

好消息是,在最新的 stratix 10 gx 10m fpga 上,英特尔似乎已经消除了这种隐忧 —— 这款大型 fpga 专为 asic 原型设计和仿真市场而打造。

通过将两个大型 5.1m fpga 逻辑元件和三个 emib 连接相结合,可产出平均热设计功耗(tdp)从 150w 至 400w 芯片,同时具有先进的冷却特性。

尽管 asic 原型设计和仿真市场相对较小(英特尔表示年均 3~5 亿美元),但客户一直希望越来越大的 fpga,以便通过最少的安装来获得最准确的结果。

这些芯片最终会议较低的频率运行(50mhz 到 300mhz),以确保精度。

不过英特尔表示,stratix 10 gx 10m 的新设计,可轻松替代旧款四路 gx 2800 fpga 。在相同工作负载的情况下,其连接性能提升了一倍、但功耗却降低了 40% 。

fpga 的设计,围绕着这两个 5.1m 逻辑元件管芯展开,并通过三条 emib 连接到一起。其运行在 1 ghz 以上的 aib 协议,并构成整个芯片上 25920 连接引脚的一部分。

该 fpga 逻辑元件的数量达到了 1020 万,超过了 8 月份发布的 xilinx vu19p 。后者具有 900 万逻辑元件,包括 8172k 触发器、以及 408.6k lut 。

stratix 10 gx 10m 还包含 6912 个 dsp 元件和 48 个收发器输出,速率为 17.4 gbps 。英特尔指出,这些功能主要是为支持 pcie 3.0 / 4.0 而设计。且 fpga 支持 h-tiles,满足客户对定制设计的连接需求。

据悉,本次新硬件发布,恰逢英特尔在中国举办的 fpga 技术活动。作为该产品的主要市场之一,英特尔表示,其已同主要合作伙伴持续开展了近一年的工作,后续将致力于向更广泛的市场推广。

至于对 14nm 产能短缺的担忧,该公司表示,新品产的体量并不大,因此不会有任何方面的问题。该公司(至少是 fpga 业务部门)已证明使用 emib 连接技术,确实有助于提高芯片的良率。

anandtech 指出,英特尔使用多 emib 连接两个高功率芯片(75w / 150w)的事实,是将该技术推向广泛市场的关键一步。

以此作为概念验证,可为多管芯 emib 和 foveros cpu 设计在未来分立式 gpu 产品中的发展而铺平道路。

上一篇:青岛促进就业创业42条新政出台,条条都是福利!
下一篇:G20财长和央行行长部长等会议分别在日本两市开幕

相关新闻